Verilog è un linguaggio di descrittore di Hardware, o HDL, e serve a descrivere i circuiti digitali utilizzando la semantica di linguaggio di programmazione. È possibile utilizzare Verilog e istruzioni di controllo programmazione comune di lingua come "se" istruzioni per generare eventi in un circuito digitale. Ad esempio, è possibile creare un impulso elettrico sul bordo caduto del segnale di clock. Un segnale di clock è un treno di onde quadre, dove ogni onda quadra viene generato molte volte al secondo. Ci sono due lati per l'onda quadra: il fronte di salita e il bordo di caduta. È possibile attivare eventi su dei bordi.

Istruzioni

1

Aprire l'IDE di Verilog e creare un nuovo progetto facendo clic su "File" e poi selezionando "Creazione guidata nuovo progetto." Viene visualizzata la finestra di una finestra di creazione del progetto. Selezionare un nome e una directory per questo progetto. Ad esempio, è possibile denominare il progetto "impulso" e posizionarlo nella directory "C:\Verilog progetti." Premere il pulsante "Avanti" per spostarsi tra il resto delle pagine, lasciando tutte le impostazioni sui valori predefiniti. Premere il pulsante "Fine" per creare il progetto.

2

Selezionare "File", poi "Nuovo" per aprire una finestra di creazione del file. Selezionare "Verilog HDL File" e premere il tasto "OK" per aggiungere un nuovo file di Verilog al progetto. Un file di Verilog vuoto viene visualizzato nella finestra dell'editor di testo principale.

3

Definire un nuovo "modulo" che ha lo stesso nome del progetto. Questo modulo ospiterà tutto il codice per il programma di impulso. Quando si definisce un modulo, è possibile definire anche i parametri di input e di output. Il modulo di "impulso" necessita di due parametri: un segnale di clock ed un'uscita per l'impulso generato. Scrivere il seguente per definire il modulo con i seguenti parametri:

impulso di modulo (orologio, impulso);

4

Definire due segnali: un segnale di clock in ingresso e in uscita un segnale di impulso. Il segnale di clock viene utilizzato per azionare un impulso sul suo bordo di caduta. Il bordo di caduta è dove il segnale di clock transizioni da un alto valore su un valore basso. Al contrario, la salita è in cui le transizioni di segnale di clock da un basso valore su un valore elevato. Il segnale di clock mantiene il segnale alto per la stessa quantità di tempo come un segnale basso, creando un modello che assomiglia ad un treno di scatole. È possibile definire entrambi i segnali con le due istruzioni seguenti:

clock in ingresso;
impulso di uscita;

5

Scrivere l'istruzione seguente per eseguire una sequenza di azioni con ogni segno di graduazione del segnale di clock, innescando sul bordo cadente dell'orologio:

sempre @(negedge clock)

6

Inserire un singolo bit sul segnale in uscita "impulso", come questo:

impulso < = 1' b1;

7

Fine del modulo con la seguente istruzione:

EndModule

8

Compilare e testare il tuo circuito premendo il tasto "Play" nella barra degli strumenti principale del software Quartus II. Questo genera un impulso sul bordo caduto del segnale di clock.