Il termine "gestione degli Interrupt" si intende l'elaborazione immediata di eventi hardware dal processore di un computer. Il processore risponde all'interrupt di conseguenza, utilizzando una sofisticata libreria di istruzioni. I gestori di interrupt possono essere programmati per accettare gli interrupt durante l'elaborazione degli altri interrupt.

Eventi di sistema embedded

Eventi di sistema embedded sono momenti quando un pezzo di hardware accede direttamente l'unità di elaborazione centrale in un sistema informatico. Quando si verifica un evento, l'hardware Invia un segnale al processore e interrompe qualunque processo corrente sta gestendo. Eventi non pianificati, noti come eccezioni, sono cose come disconnessioni improvvise di errori di dati o applicazione. Eventi in programma, noti anche come interrupt, sono causati intenzionalmente da un utente. Clic del mouse e l'inserimento di nuovi dispositivi sono considerati gli interrupt.

Gestore degli Interrupt hardware

Il chip di macchina (braccio) RISC avanzato di un processore ha un pin specifico per accettare segnali di interrupt. RISC si leva in piedi per computer set di istruzioni ridotto, affermando che il chip contiene un numero limitato di istruzioni per la gestione di compiti specifici. Quando una sorgente di interrupt su un pezzo di hardware rileva un interrupt, invia un segnale elettrico per il pin di interrupt (IRQ) richiesta. Il pin IRQ diventa alta quando riceve un segnale di interrupt, notifica al processore di completare la sua istruzione corrente, mettere in pausa il processo corrente e analizzare l'interrupt. Quando l'interrupt è stato gestito, il processore riprende il suo processo precedente.

Ciclo di riconoscimento di interrupt

Quando un pezzo di hardware segnali per un interrupt, il processore inizia l'interrupt ciclo di riconoscimento. Il ciclo è una conversazione tra il processore e hardware per relè il motivo per l'interrupt e individuare la soluzione necessaria. Il processore invia un segnale all'hardware chiedendo per il ragionamento di interrupt. L'hardware restituisce un numero di vettore che il processore utilizza per individuare il proprio vettore. All'interno del vettore è la routine di servizio di interrupt (ISR) che elaborerà l'interrupt come necessario. Ad esempio, premendo i punti chiave di "P" a una routine di ISR per entrare il carattere P in un'applicazione.

Tipi di gestori di Interrupt

I quattro principali tipi di gestori di interrupt sono non annidati, nidificati, rientrante nidificati e la priorità. Un gestore di interrupt non annidati elaborerà solo un interrupt in un momento e ignorerà i segnali di interrupt ulteriori. I gestori di interrupt nidificati consentono gli interrupt si verifica durante l'elaborazione di un interrupt. L'interrupt corrente viene interrotta come i processi precedenti e l'interrupt nuovo viene gestita in primo luogo. I gestori di interrupt con priorità verranno interrotta solo un processo di interrupt se l'interrupt nuovo ha una valutazione di priorità uguale o superiore. I gestori di interrupt rientrante agiscono analogamente ai gestori nidificati, ma riattivare l'interrupt di gestione più rapidamente dopo un interrupt si è verificato prima. Questo riduce il tempo di ritardo tra gli interrupt ma può causare numerosi altri errori.