Altera Quartus è un sistema software che ti permette di creare circuiti logici digitali utilizzando linguaggi di descrittore di hardware, come VHDL e Verilog. Quartus permette anche di simulare il comportamento di questi circuiti, in modo da poter testare il design prima di sottoscrivere una banca programmabile di porte logiche. Prima di poter simulare il comportamento del circuito, è necessario compilare il codice di lingua del descrittore dell'hardware in un file di circuito Quartus. Questa operazione può richiedere molto tempo, ma questo può essere velocizzato attivando l'impostazione di "Smart Compilation".

Istruzioni

1

Fare clic sull'icona Altera Quartus II per lanciare il programma. Fare clic su "File" nella barra degli strumenti principale e selezionare "Apri". Aprire il progetto che si desidera accelerare. In alternativa, è possibile creare un nuovo progetto selezionando "Nuovo progetto". Questo progetto sarà vuoto, ma si possono ancora apportare le modifiche necessarie in modo che quando si aggiunta alcuni codice VHDL, sarà ottimizzato il tempo di compilazione.

2

Fare clic su "Assegnazioni" dalla barra degli strumenti principale. Fare clic su "Impostazioni" dal menu che appare. Apparirà una nuova finestra.

3

Clicca su "Impostazioni di processo di compilazione" nella colonna sul lato sinistro della finestra. Il lato destro della pagina consente di visualizzare più le impostazioni di compilazione regolabile.

4

Fare clic sulla casella accanto a "Uso Smart Compilation" per attivare questa funzionalità. Questo impone al compilatore di ignorare il "analisi", "Sintesi" e "Montatore" fasi. Queste fasi affrontare ottimizzando il circuito digitale per soddisfare un determinato dispositivo hardware. Sono passaggi non necessari per le fasi iniziali di sviluppo di circuiti digitali, dove si possono fare molti piccoli cambiamenti che ogni richiedono una compilazione per testare. Attivando queste fasi fuori, vi risparmiate un sacco di tempo.